16 有關邏輯電路設計之敘述，下列何者錯誤？
(A)欲解 2'' 個碼時，解碼器之輸入至少要 n 個以上才能達成
(B)計算機中之記憶體為序向電路
(C)全加法器可以 2 個半加法器及 1 個 NAND 閘組合而成
(D)計算機中之加法器為組合電路

全加法器：2個半加法器+一個OR閘

有關邏輯電路設計之敘述，下列何者錯誤？
(A) 欲解 2'' 個碼時，解碼器之輸入至少要 n 個以上才能達成
組合邏輯電路:  
  解碼器: 欲解 2'' 個碼(輸出)時，解碼器之輸入至少要 n 個以上才能達成
  編碼器:  對輸入訊號，進行2進位制編碼；2ⁿ 輸入，n位元輸出。--> 沒有有效邏輯控制 閘
 優先權編碼器:  有2條以上輸入同時為1時，只會對權重較高的線編碼  --> 具有有效邏輯控制閘(Valid)
(V: 1 -輸出有意義； V: 0-輸出無意義)
   多工器(資料選擇器):(從 多條輸入 選擇1條 送到 輸出)
         多條輸入訊號、資料選擇線、單一輸出端
          2ⁿ輸入訊號線，至少n條選擇線，決定輸出       
解多工器( 資料分配器): ( 從 單1輸入 送到 多條輸出中的1條)
         2ⁿ輸出，至少n條選擇線，決定輸入。
(B) 計算機中之記憶體為序向電路
: 序向電路      有反饋線(deefback line、記憶元件memory device : 是先前狀態+目前狀態，決定下一狀態。
  組合邏輯  沒有 反饋線、記憶元件: 只有目前狀態決定下一狀態 。
(C) 全加法器可以 2 個半加法器及 1 個 NAND 閘組合而成
 半加法器: 1個xor+and閘
 全加法器:   2 個半加法器及 1 個 or 閘組合而成
漣波(ripple)進位加法器:  成本較低，容易實現、串聯n個全加器做n位元加法運算
 時間延遲隨著位元數增多幾乎成正比增加。
進位前看加法器:   
  傳遞時間盡量不隨著加法器位元數目的增多而增加。
透過展開截斷漣波(ripple)進位加法器，每個加法間的前後項遞迴關係。
不須等待低位元的進位，速度快；但是電路成本極大(因為加法器
，展開到n0項，只和最初輸入有關)。

 半減法器:  1個not閘+1個xor閘+1個and閘 (2補數表示以實現減法)  
 全減法器: 1個半加法器+1個半減法器+1個or閘  (2補數表示以實現減法)  
加減法器:  xor閘做控制開關(每個位元數入與最終輸出設置)、2補數表示以實現加減法  
(D) 計算機中之加法器為組合電路